Заседание семинара "Вычислительно-информационные технологии" 25.01.2017 в 11-00. "ВОЗМОЖНОСТИ FPGA ДЛЯ УВЕЛИЧЕНИЯ ПРОИЗВОДИТЕЛЬНОСТИ РАСЧЕТОВ", М.М. Лаврентьев, К.Ф. Лысаков, М.Ю. Шадрин

Cеминар ИВМиМГ СО РАН: 
Вычислительно-информационные технологии
Дата / Время проведения: 
Wednesday, 25 January, 2017 - 04:00
Место проведения: 
Мемориальный кабинет академиков Г.И. Марчука, А.С. Алексеева, Б.Г. Михайленко (3-346)
Докладчик
Ф.И.О. докладчика: 
М.М. Лаврентьев, К.Ф. Лысаков, М.Ю. Шадрин
Название доклада: 
ВОЗМОЖНОСТИ FPGA ДЛЯ УВЕЛИЧЕНИЯ ПРОИЗВОДИТЕЛЬНОСТИ РАСЧЕТОВ
Аннотация доклада: 

Доклад посвящен описанию подхода для повышения производительности расчетов, основанном на применении FPGA (вентильные матрицы программируемые пользователем). Дается краткое описание архитектуры FPGA и вытекающих из нее возможностей использования этой платформы. Приводятся примеры задач, для решения которых были задействованы спецпроцессоры на базе FPGA: анализ геномной последовательности, обработка последовательностей изображений, обработка потоков мультимедийных данных в режиме поступления, моделирование распространения цунами.

Также в докладе освещается подход для реализации алгоритмов обработки на FPGA с использованием технологии High-Level Synthesis (HLS). По сравнению с классической технологией HDL,  имеющей весьма высокий уровень входа и требующей обширных знаний, HLS позволяет использовать высокоуровневый язык описания, основанный на С/C++. Опыт авторов позволяет сделать вывод о значительном сокращении времени разработки (до десятков раз), при этом быстродействие реализации и требования к ресурсам изменяются незначительно.

Необходимо отметить, что технология HLS позволяет эффективно производить верификацию проекта на различных уровнях: от исходного кода на языке описания высокого уровня (С/С++) до RTL-уровня. Это позволяет сократить время тестирования и отладки за счет разделения процесса на
алгоритмическую часть и схемотехническую.